返回

FPGA学习-10-Qsys系统学习2-hello_world总结

发布时间:2023-10-29 00:07:09 136


IP核 5个

clk 50M
nios2 Nios II/f Hardware divide打钩 Reset/exception V(ram)
ram 10240 bytes
jtag
id

链接:

左18 右1
其中
clk clk-reset nios2-dataMaster 全选
jtag2*2 s1
jtag1除了clk-clkInReset

基地址分配

system->assign base addresses

生成qsys系统

generate->generate…

将系统添加到工程中
assignment->setting
file找到.qip文件,add,apply,OK

编译代码,
配置引脚23 89
编译工程

烧烤到板子

tools->eclipe

打开eclipe
创建工程BSP

修改精简版BSP

编译工程
下载工程
下载失败,刷新硬件
下载成功


特别声明:以上内容(图片及文字)均为互联网收集或者用户上传发布,本站仅提供信息存储服务!如有侵权或有涉及法律问题请联系我们。
举报
评论区(0)
按点赞数排序
用户头像
精选文章
thumb 中国研究员首次曝光美国国安局顶级后门—“方程式组织”
thumb 俄乌线上战争,网络攻击弥漫着数字硝烟
thumb 从网络安全角度了解俄罗斯入侵乌克兰的相关事件时间线
下一篇
FPGA学习-12-PIO 2023-10-28 20:56:19